Intel e AMD apresentaram a especifica\u00e7\u00e3o 1.15 do ACE, o AI Compute Extensions, um padr\u00e3o para execu\u00e7\u00e3o local de tarefas de IA em CPUs x86. O objetivo \u00e9 permitir que processadores tradicionais executem parte de workloads de IA sem depender exclusivamente de GPUs ou NPUs. A divulga\u00e7\u00e3o ocorreu recentemente.<\/p>\n
O ACE prop\u00f5e usar registradores de bloco bidimensional conectados a um conjunto j\u00e1 existente de registradores AVX10. Cada bloco pode armazenar uma matriz 16\u00d716 com valores de 32 bits, permitindo cruzar linhas e colunas de forma paralela. Segundo a proposta, isso pode elevar a efici\u00eancia em opera\u00e7\u00f5es com matrizes.<\/p>\n
Intel e AMD n\u00e3o prometem ultrapassar GPUs ou NPUs em todos os cen\u00e1rios, mas indicam ganho de desempenho para determinadas tarefas de IA diretamente no chip. A expectativa \u00e9 de que CPUs com ACE entreguem maior capacidade de processamento de IA local.<\/p>\n
As empresas sinalizam lan\u00e7amento de processadores com ACE a partir de 2028. Por se tratar de uma nova arquitetura de hardware, atualiza\u00e7\u00f5es de software ou firmware n\u00e3o tornar\u00e3o chips atuais compat\u00edveis com o padr\u00e3o. O ACE exige mudan\u00e7as estruturais significativas no design dos chips.<\/p>\n
A especifica\u00e7\u00e3o 1.15 oferece diretrizes para desenvolvedores implementarem o ACE em hardware x86. O objetivo \u00e9 ampliar o conjunto de instru\u00e7\u00f5es existentes e otimizar opera\u00e7\u00f5es matriciais, especialmente aquelas comuns em modelos de machine learning. Detalhes t\u00e9cnicos ficam a cargo da documenta\u00e7\u00e3o oficial do ACE.<\/p>\n
Analistas apontam que as novidades podem ampliar a gama de dispositivos capazes de lidar com IA localmente, reduzindo depend\u00eancia de aceleradores dedicados em alguns cen\u00e1rios. A ado\u00e7\u00e3o depender\u00e1 de fatores como custo, consumo e compatibilidade com ecossistemas de software.<\/p>\n
O ACE n\u00e3o implica exclusividade de uso; \u00e9 visto como complemento \u00e0s solu\u00e7\u00f5es atuais. Desenvolvedores poder\u00e3o explorar o conjunto de registradores adicionais para otimizar cargas de IA em CPUs x86 dentro de limites de projeto de cada fabricante.<\/p>\n","protected":false},"excerpt":{"rendered":"