O MIT desenvolveu uma t\u00e9cnica de fabrica\u00e7\u00e3o que permite empilhar m\u00faltiplos componentes ativos no back-end de um chip, reduzindo a dist\u00e2ncia que os dados percorrem entre l\u00f3gica e mem\u00f3ria. O avan\u00e7o utiliza uma camada de \u00f3xido de \u00edndio amorfo de cerca de 2 nm e mem\u00f3ria de hafnio-zirc\u00f4nio-\u00f3xido ferroeletro, com transistores de ~20 nm, atingindo switching em 10 ns com consumo menor. As publica\u00e7\u00f5es ocorrem em duas papers apresentadas no IEEE IEDM, com colabora\u00e7\u00e3o da University of Waterloo e da Samsung Electronics.<\/p>\n
A proposta permite fabricar transistores com mem\u00f3ria integrada em uma pilha compacta no back-end, evitando o aquecimento de dispositivos j\u00e1 existentes no front-end. Com isso, a dist\u00e2ncia de transmiss\u00e3o de dados \u00e9 reduzida, potencializando a efici\u00eancia energ\u00e9tica de circuitos. O material-chave, o \u00f3xido de \u00edndio amorfo, pode ser depositado a cerca de 150\u00b0C, m\u00e9todo que minimiza danos aos componentes montados.<\/p>\n
Os resultados envolvem equipe do MIT liderada por Yanjie Shao, com coautores seniores como Jes\u00fas del Alamo e Dimitri Antoniadis. Tamb\u00e9m h\u00e1 participa\u00e7\u00e3o de pesquisadores da University of Waterloo e da Samsung Electronics. A colabora\u00e7\u00e3o incluiu valida\u00e7\u00e3o de desempenho por meio de modelos desenvolvidos com a Waterloo.<\/p>\n
A pesquisa detalha etapas de perfecting do processo de fabrica\u00e7\u00e3o, redu\u00e7\u00e3o de defeitos na camada de 2 nm e o uso de hafnio-zirc\u00f4nio-\u00f3xido ferroeletro como mem\u00f3ria integrada. Em testes, os dispositivos apresentaram comuta\u00e7\u00e3o r\u00e1pida, baixo consumo de energia e alta densidade de integra\u00e7\u00e3o, abrindo caminho para aplica\u00e7\u00f5es em IA, aprendizado profundo e vis\u00e3o computacional.<\/p>\n
Segundo os autores, o objetivo \u00e9 ampliar a pilha de mem\u00f3rias e transistores no back-end, mantendo a integridade do front-end. A equipe planeja evoluir o desempenho e controlar com maior precis\u00e3o as propriedades da mem\u00f3ria ferroeletro, visando aplica\u00e7\u00f5es futuras em sistemas maiores.<\/p>\n
O trabalho foi apoiado pelo Semiconductor Research Corporation (SRC) e pela Intel, com fabrica\u00e7\u00e3o realizada nas instala\u00e7\u00f5es MIT Microsystems Technology Laboratories e MIT.nano.<\/p>\n","protected":false},"excerpt":{"rendered":"