A Apple apresentou os chips M5 Pro e M5 Max, que passam a usar uma arquitetura de fus\u00e3o baseada em chiplets. O projeto utiliza encapsulamento 3D SoIC, desenvolvido pela TSMC, para reunir m\u00faltiplos dies em um \u00fanico pacote. Essa abordagem visa maior flexibilidade de configura\u00e7\u00e3o entre componentes.<\/p>\n
Entre os itens integrados est\u00e3o a CPU, a GPU e o Neural Engine. A estrat\u00e9gia permite combinar diferentes dies conforme a escolha de configura\u00e7\u00e3o da fabricante, ampliando possibilidades de desempenho e efici\u00eancia.<\/p>\n
O M5 Pro e o M5 Max trazem dois tipos de n\u00facleo: Super Cores e n\u00facleos de desempenho (P-cores), substituindo os n\u00facleos de efici\u00eancia. A microarquitetura dos P-cores foi redesenhada, diferente tanto dos Super Cores quanto dos antigos n\u00facleos.<\/p>\n
O SPEC integer rate \u00e9 uma m\u00e9trica padronizada que avalia desempenho em cargas de trabalho com opera\u00e7\u00f5es inteiras, permitindo compara\u00e7\u00f5es diretas entre sistemas. O teste foi conduzido por um usu\u00e1rio identificado como jht5132.<\/p>\n
O P-core do M5 Pro teve desempenho equivalente ao n\u00facleo correspondente do Intel Panther Lake na m\u00e9trica SPEC integer rate, rodando a 4,38 GHz com consumo de 2,5 W. O Panther Lake utiliza litografia de 1,8 nm, enquanto os chips da Apple s\u00e3o fabricados em processo de 3 nm.<\/p>\n
Dentro da mesma gera\u00e7\u00e3o, o N\u00facleo de Desempenho do M5 Pro entrega cerca de 70% da capacidade dos Super Cores da arquitetura. Os dados foram obtidos em condi\u00e7\u00f5es de teste id\u00eanticas, evidenciando o balanceamento entre consumo energ\u00e9tico e poder computacional adotado pela Apple.<\/p>\n
Fonte: WCCFtech<\/p>\n","protected":false},"excerpt":{"rendered":"