A Z-Angle Memory (ZAM) \u00e9 uma mem\u00f3ria de alta largura de banda desenvolvida pela Intel em parceria com a SoftBank. A tecnologia promete 5,3 TB\/s por pilha e o dobro da largura de banda da HBM4. A produ\u00e7\u00e3o est\u00e1 prevista para 2028 a 2030.<\/p>\n
A arquitetura utiliza empilhamento vertical com 9 camadas, sendo 8 pilhas de DRAM. Um substrato de sil\u00edcio de 3 m\u00edcrons re\u00fane um \u00fanico controlador l\u00f3gico. A constru\u00e7\u00e3o elimina a necessidade de m\u00faltiplos controladores distribu\u00eddos.<\/p>\n
Cada pilha entrega 1,125 GB por camada, totalizando 30 GB por pacote. A pilha ZAM mede 171 mm\u00b2, com densidade de 0,25 Tb\/s por mm\u00b2. Tr\u00eas camadas de TSV concentram 13,7 mil vias de interconex\u00e3o.<\/p>\n
A ZAM se posiciona como alternativa direta \u00e0 HBM no segmento de IA e GPUs. A constru\u00e7\u00e3o vertical busca alta densidade, ampla largura de banda e menor consumo energ\u00e9tico, com dissipa\u00e7\u00e3o t\u00e9rmica via arquitetura sem passagem pela camada de fia\u00e7\u00e3o.<\/p>\n
A compara\u00e7\u00e3o com a HBM mostra vantagens potenciais em densidade de dados e gest\u00e3o t\u00e9rmica. A HBM enfrenta gargalos de calor e consumo em escalas maiores, problema que a ZAM busca mitigar com o design 3D e o uso do substrato \u00fanico.<\/p>\n
O cen\u00e1rio atual aponta a competi\u00e7\u00e3o com a mem\u00f3ria HBM4E, que deve chegar ao mercado em 2027. A ZAM promete dobrar a largura de banda do HBM4, mirando cargas de IA generativa e aplica\u00e7\u00f5es avan\u00e7adas.<\/p>\n
O empacotamento 3.5D \u00e9 o caminho adotado para consolidar o design tridimensional da ZAM. A solu\u00e7\u00e3o integra mem\u00f3ria, controlador e interfaces em um \u00fanico substrato, com apoio de fot\u00f4nica de sil\u00edcio e entradas\/sa\u00eddas legadas.<\/p>\n
Marcos de desenvolvimento incluem a apresenta\u00e7\u00e3o de detalhes t\u00e9cnicos no VLSI Symposium 2026, com a participa\u00e7\u00e3o da Intel e da SAIMEMORY. A produ\u00e7\u00e3o em escala est\u00e1 prevista para 2028 a 2030.<\/p>\n
Fontes apontam que a demonstra\u00e7\u00e3o no VLSI Symposium 2026 visa validar a arquitetura. A ado\u00e7\u00e3o comercial depender\u00e1 da utilidade em aceleradores e GPUs em ambientes de produ\u00e7\u00e3o com grandes volumes de dados.<\/p>\n","protected":false},"excerpt":{"rendered":"