{"id":671516,"date":"2026-05-12T08:02:47","date_gmt":"2026-05-12T11:02:47","guid":{"rendered":"https:\/\/www.portaltela.com\/noticias\/2026\/05\/12\/processador-espacial-de-proxima-geracao-da-nasa-passa-por-testes\/"},"modified":"2026-05-12T08:02:47","modified_gmt":"2026-05-12T11:02:47","slug":"processador-espacial-de-proxima-geracao-da-nasa-passa-por-testes","status":"publish","type":"post","link":"https:\/\/www.portaltela.com\/noticias\/ciencia\/2026\/05\/12\/processador-espacial-de-proxima-geracao-da-nasa-passa-por-testes\/","title":{"rendered":"Processador espacial de pr\u00f3xima gera\u00e7\u00e3o da NASA passa por testes"},"content":{"rendered":"<p>NASA testa processador de pr\u00f3xima gera\u00e7\u00e3o para explora\u00e7\u00e3o espacial<\/p>\n<p>A NASA est\u00e1 avaliando um processador de alta performance para naves espaciais, desenvolvido para suportar ambientes extremos do espa\u00e7o. O soC (system-on-a-chip) \u00e9 feito para oferecer at\u00e9 100 vezes a capacidade de computa\u00e7\u00e3o de chips atuais usados em miss\u00f5es, mantendo robustez em radia\u00e7\u00e3o e temperaturas extremas.<\/p>\n<p>O projeto High Performance Spaceflight Computing (HPSC) envolve a NASA, o JPL e a Microchip Technology. O teste em laborat\u00f3rio ocorre no JPL, na Calif\u00f3rnia, com fases de valida\u00e7\u00e3o que simulam radia\u00e7\u00e3o, choques t\u00e9rmicos e cen\u00e1rios de pouso com sensores de alto consumo de energia.<\/p>\n<p>A fase de testes come\u00e7ou em fevereiro e se estende por diversos meses. Os resultados iniciais indicam que o chip funciona conforme o esperado, operando com desempenho at\u00e9 500 vezes superior aos chips resistentes atualmente empregados em voos espaciais.<\/p>\n<h3>Desempenho, testes e perspectivas<\/h3>\n<p>Jim Butler, gerente do projeto no JPL, destaca que os chips est\u00e3o passando por radia\u00e7\u00e3o, t\u00e9rmica e avalia\u00e7\u00e3o funcional rigorosa, al\u00e9m de cen\u00e1rios de pouso realistas para dados de sensores. A meta \u00e9 comprovar a viabilidade para uso em miss\u00f5es aut\u00f4nomas.<\/p>\n<p>O processador \u00e9 constru\u00eddo pela Microchip Technology e est\u00e1 sendo desenvolvido em parceria com o JPL. A ideia \u00e9 permitir que naves reais processem dados localmente com IA, respondendo a situa\u00e7\u00f5es em tempo real sem depender de comandos da Terra.<\/p>\n<p>O componente, conhecido como SoC, re\u00fane CPU, mem\u00f3ria, redes, I\/O e outras fun\u00e7\u00f5es num \u00fanico chip compacto. Uma vez certificado para voo, deve integrar hardware de v\u00e1rias plataformas da NASA, incluindo orbitadores, rovers e habitats humanos.<\/p>\n<p>Pode haver adapta\u00e7\u00e3o comercial da tecnologia para setores fora do espa\u00e7o, como avia\u00e7\u00e3o e ind\u00fastria automotiva. O avan\u00e7o visa acelerar descobertas cient\u00edficas ao facilitar an\u00e1lise, armazenamento e transmiss\u00e3o de grandes volumes de dados de miss\u00f5es distantes.<\/p>\n<p>As informa\u00e7\u00f5es sobre o andamento dos testes foram divulgadas pela NASA e pelo JPL. Em caso de certifica\u00e7\u00e3o, o processador poder\u00e1 ampliar a autonomia de sistemas embarcados e promover novas capacidades de navega\u00e7\u00e3o, processamento e decis\u00e3o em miss\u00f5es futuras.<\/p>\n","protected":false},"excerpt":{"rendered":"<ul>\n<li>Testes do processador de alto desempenho para explora\u00e7\u00e3o espacial, desenvolvido pela NASA e pela JPL, come\u00e7aram em fevereiro e v\u00e3o durar v\u00e1rios meses.<\/li>\n<li>O chip \u00e9 um system-on-a-chip (SoC) resistente \u00e0 radia\u00e7\u00e3o, projetado para entregar at\u00e9 cem vezes mais capacidade computacional que os computadores espaciais atuais.<\/li>\n<li>Os ensaios simulam radia\u00e7\u00e3o, temperaturas extremas e choques, al\u00e9m de cen\u00e1rios de pouso para avaliar desempenho em dados de sensores de superf\u00edcie.<\/li>\n<li>Resultados iniciais s\u00e3o promissores, com ind\u00edcios de operar a quinhentas vezes a performance dos chips resistentes usados hoje.<\/li>\n<li>O processador \u00e9 fabricado pela Microchip Technology e desenvolvido em parceria com a JPL, com amostras j\u00e1 disponibilizadas a parceiros da ind\u00fastria aeroespacial.<\/li>\n<\/ul>\n","protected":false},"author":15,"featured_media":671519,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"summary":"Teste em JPL aponta desempenho de at\u00e9 500 vezes superior aos chips de radia\u00e7\u00e3o atuais, fortalecendo a capacidade de miss\u00f5es aut\u00f4nomas e explora\u00e7\u00e3o espacial","footnotes":""},"categories":[296,1],"tags":[169,85,269,98,189],"class_list":["post-671516","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-ciencia","category-noticias","tag-cientistas","tag-inovacao","tag-internacionais","tag-pesquisa","tag-tecnologia"],"_links":{"self":[{"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/posts\/671516","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/users\/15"}],"replies":[{"embeddable":true,"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/comments?post=671516"}],"version-history":[{"count":0,"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/posts\/671516\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/media\/671519"}],"wp:attachment":[{"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/media?parent=671516"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/categories?post=671516"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.portaltela.com\/api\/wp\/v2\/tags?post=671516"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}