A AMD anunciou que o processador EPYC de sexta gera\u00e7\u00e3o, batizado Venice, j\u00e1 entrou em produ\u00e7\u00e3o em larga escala usando a tecnologia de 2 nm da TSMC, em Taiwan. O chip pode ter at\u00e9 256 n\u00facleos Zen 6 e promete um ganho de 70% no desempenho em rela\u00e7\u00e3o ao EPYC Turin.<\/p>\n
O VeniceUtiliza o novo soquete SP7, oferece at\u00e9 16 canais de mem\u00f3ria e chega a 1,6 TB\/s de largura de banda por soquete. A AMD aponta ainda a dobragem da largura de banda entre CPU e GPU, o que sugere suporte a PCIe 6.0. A entrada em produ\u00e7\u00e3o representa o caminho para remessas ainda neste ano.<\/p>\n
A empresa tamb\u00e9m confirmou o desenvolvimento de um processador sucessor chamado Verano e a possibilidade de produzir o Venice em sua f\u00e1brica da TSMC no Arizona, ap\u00f3s a rampagem inicial. A confirma\u00e7\u00e3o ocorre poucas semanas ap\u00f3s o an\u00fancio da linha EPYC 8005.<\/p>\n
Venice \u00e9 voltado ao High Performance Computing (HPC) e ao uso geral de alto desempenho. Os n\u00fameros oficiais ressaltam at\u00e9 256 n\u00facleos Zen 6 e apoio a hardware de \u00faltima gera\u00e7\u00e3o em mem\u00f3ria e interconex\u00e3o, com foco em aplica\u00e7\u00f5es que exigem alto throughput.<\/p>\n
A AMD mostrou as especifica\u00e7\u00f5es em eventos anteriores, como o Advancing AI e a CES, e afirma que a produ\u00e7\u00e3o em massa ocorre ainda neste ano. O objetivo \u00e9 atender o mercado de servidores com foco em single-thread e desempenho geral.<\/p>\n
A entrada de Venice no mercado aumenta a press\u00e3o sobre a Intel, cuja linha Xeon enfrenta atrasos em projetos de pr\u00f3xima gera\u00e7\u00e3o. A Intel \u00e9 esperada a lan\u00e7ar o Clearwater Forest, com at\u00e9 288 n\u00facleos em arquitetura E-core baseada no 18A, ainda neste ano.<\/p>\n
A participa\u00e7\u00e3o da AMD na receita de CPUs para servidores atingiu 46% no primeiro trimestre de 2026, segundo a pr\u00f3pria fabricante. O avan\u00e7o de Venice pode ampliar esse movimento, especialmente no segmento de HPC.<\/p>\n
A AMD sinaliza ampliar a produ\u00e7\u00e3o do Venice na f\u00e1brica da TSMC no Arizona, alinhada ao plano de ampliar a capacidade de fabrica\u00e7\u00e3o em N2. A expectativa \u00e9 que a produ\u00e7\u00e3o em 2 nm n\u00e3o ocorra antes de 2028 em larga escala, conforme rumores sobre a Fab 21.<\/p>\n
No contexto de IA, o Venice \u00e9 visto como o primeiro produto de HPC a utilizar o processo N2. A TSMC iniciou a produ\u00e7\u00e3o em volume do n\u00f3 N2 no fim de 2023 e amplia a capacidade em cinco f\u00e1bricas neste ano para atender demanda.<\/p>\n","protected":false},"excerpt":{"rendered":"