Huawei, a “Chip Queen”, lança desafio no mercado de semicondutores

A HiSilicon, braço de projeto de chips da Huawei, apresentou a “Scaling Law de Tau” para acelerar computação em chips, circuits e sistemas inteiros, substituindo a ideia tradicional de Moore’s Law.
A executiva Tingbo He, conhecida como “chip queen” da Huawei, afirmou que a empresa fechará a lacuna de desempenho entre chips chineses e ocidentais nos próximos anos e promete uma demonstração prática em meses.
A Meta da Huawei é fabricar componentes com desempenho equivalente a um processo de fabricação de 1,4 nanômetro até 2031, com avanços em LogicFolding e em interconexões que aceleram comunicação entre chips.
A estratégia ocorre em contexto de sanções dos EUA que barram Huawei de trabalhar com a TSMC, obrigando a empresa a depender da SMIC chinesa, com tecnologia de litografia mais antiga e limitando o avanço em IA de ponta.
Especialistas indicam que, mesmo com as inovações, a viabilidade de superar sancões americanas continua incerta, com foco em técnicas como empilhamento 3D e ligamento híbrido para ganhos de desempenho.

Huawei anuncia método para superar limites de Moores Law

A Huawei afirma ter desenvolvido uma abordagem para otimizar o desempenho de semicondutores, visando reduzir a dependência da miniaturização contínua de transistores. O anúncio foi feito pela presidente da HiSilicon, Tingbo He, durante o IEEE International Symposium on Circuits and Systems, em Xangai, no fim de semana.

A empresa apresenta o que chama de Tau’s Scaling Law, uma filosofia que prioriza acelerar cálculos em chips, circuitos e sistemas inteiros, em vez de expandir apenas o número de componentes em um único wafer. Segundo He, a HiSilicon planeja demonstrar a viabilidade da nova estratégia com um chip ainda neste período.

Afirmou ainda que a inovação pode fechar a lacuna de desempenho entre chips chineses e ocidentais nos próximos anos, observando que a evolução não depende apenas da redução geométrica dos transistores. O objetivo seria um salto mais amplo na eficiência computacional.

A HiSilicon detalha avanços como o LogicFolding, que diminui o tempo de operações lógicas dentro de circuitos, além de melhorias na cooperação entre componentes e em interconexões para acelerar a comunicação entre chips. Essas estratégias visam reduzir também o tempo de movimentação de dados.

A empresa ressalta que, para IA, o ganho não está apenas no tempo de cálculo, mas no tempo de transferência de dados entre chips e dentro de cada chip. A abordagem também envolve considerar fenômenos em escala nanométrica, visando melhor integração entre módulos.

A Huawei projeta usar o novo caminho para criar componentes com desempenho equivalente a uma linha de produção de 1,4 nanômetro ainda para 2031. A meta surge em meio a restrições de exportação que limitam o uso de máquinas de litografia de ponta e o acesso à produção global líder, o que afeta a capacidade de Huawei competir com a TSMC.

Analistas ouvidos pelo setor divergem sobre a viabilidade de superar sanções e depender menos de avanços apenas na redução de escala. Um analista independente aponta que a empresa pode ter que recorrer a técnicas como empilhamento 3D e abraçamento híbrido para ganhos adicionais de desempenho.

Apesar das críticas, Tingbo He reiterou a confiança de que as inovações devem entrar na produção em massa a partir de 2027 e continuar em anos seguintes. A Huawei reforça que a estratégia não depende apenas de melhoria na miniaturização, mas de mudanças estruturais na arquitetura de sistemas.