Intel e AMD buscam ampliar IA em chips x86 com novas abordagens

Intel e AMD publicaram a especificação 1.15 do ACE, o padrão de Extensões de Computação de IA que permite execução local de algumas tarefas de IA em CPUs x86.
O ACE adiciona oito registradores de bloco bidimensional, cada um capaz de armazenar uma matriz 16×16 com valores de 32 bits, em conjunto com o conjunto AVX10 existente.
Com esse arranjo, é possível cruzar dados de todas as linhas e colunas de uma matriz de forma mais rápida, o que pode tornar operações com matrizes até 16 vezes mais eficientes.
Não significa que CPUs x86 serão tão eficientes quanto GPUs ou NPUs, mas deve haver ganho de desempenho em determinadas cargas de IA.
As duas empresas apontam que processadores com ACE devem chegar ao mercado a partir de 2028; trata-se de uma inovação de hardware, sem atualização de software que torne chips atuais compatíveis.

Intel e AMD apresentaram a especificação 1.15 do ACE, o AI Compute Extensions, um padrão para execução local de tarefas de IA em CPUs x86. O objetivo é permitir que processadores tradicionais executem parte de workloads de IA sem depender exclusivamente de GPUs ou NPUs. A divulgação ocorreu recentemente.

O ACE propõe usar registradores de bloco bidimensional conectados a um conjunto já existente de registradores AVX10. Cada bloco pode armazenar uma matriz 16×16 com valores de 32 bits, permitindo cruzar linhas e colunas de forma paralela. Segundo a proposta, isso pode elevar a eficiência em operações com matrizes.

Intel e AMD não prometem ultrapassar GPUs ou NPUs em todos os cenários, mas indicam ganho de desempenho para determinadas tarefas de IA diretamente no chip. A expectativa é de que CPUs com ACE entreguem maior capacidade de processamento de IA local.

Quando chega ao mercado

As empresas sinalizam lançamento de processadores com ACE a partir de 2028. Por se tratar de uma nova arquitetura de hardware, atualizações de software ou firmware não tornarão chips atuais compatíveis com o padrão. O ACE exige mudanças estruturais significativas no design dos chips.

Contexto técnico

A especificação 1.15 oferece diretrizes para desenvolvedores implementarem o ACE em hardware x86. O objetivo é ampliar o conjunto de instruções existentes e otimizar operações matriciais, especialmente aquelas comuns em modelos de machine learning. Detalhes técnicos ficam a cargo da documentação oficial do ACE.

Impacto para o mercado

Analistas apontam que as novidades podem ampliar a gama de dispositivos capazes de lidar com IA localmente, reduzindo dependência de aceleradores dedicados em alguns cenários. A adoção dependerá de fatores como custo, consumo e compatibilidade com ecossistemas de software.

Observação sobre aplicação

O ACE não implica exclusividade de uso; é visto como complemento às soluções atuais. Desenvolvedores poderão explorar o conjunto de registradores adicionais para otimizar cargas de IA em CPUs x86 dentro de limites de projeto de cada fabricante.