- A Z-Angle Memory (ZAM), memória de alta largura de banda desenvolvida pela Intel em parceria com a SoftBank, promete 5,3 TB/s por pilha e o dobro da largura de banda da HBM4, com produção prevista entre 2028 e 2030.
- A arquitetura usa empilhamento de nove camadas com oito pilhas de DRAM, substrato de silício entre as camadas e um controlador lógico único, fornecendo 10 GB por pilha e 30 GB no pacote, com densidade de 0,25 Tb/s por mm².
- A ZAM é apresentada como alternativa direta à HBM para aceleradores de IA e GPUs, oferecendo maior densidade, largura de banda ampla e menor consumo energético, com dissipação térmica reduzida.
- Pergunta de desempenho: a ZAM rivaliza com a HBM4E, oferecendo o dobro da largura de banda da HBM4; utiliza empacotamento 3,5D e integração de memória, trilhas, SiPh e IO legada.
- Disponibilidade: a produção em escala está prevista para o período entre 2028 e 2030; a primeira demonstração ocorrerá no VLSI Symposium 2026 pela Intel e pela SAIMEMORY.
A Z-Angle Memory (ZAM) é uma memória de alta largura de banda desenvolvida pela Intel em parceria com a SoftBank. A tecnologia promete 5,3 TB/s por pilha e o dobro da largura de banda da HBM4. A produção está prevista para 2028 a 2030.
A arquitetura utiliza empilhamento vertical com 9 camadas, sendo 8 pilhas de DRAM. Um substrato de silício de 3 mícrons reúne um único controlador lógico. A construção elimina a necessidade de múltiplos controladores distribuídos.
Cada pilha entrega 1,125 GB por camada, totalizando 30 GB por pacote. A pilha ZAM mede 171 mm², com densidade de 0,25 Tb/s por mm². Três camadas de TSV concentram 13,7 mil vias de interconexão.
A ZAM se posiciona como alternativa direta à HBM no segmento de IA e GPUs. A construção vertical busca alta densidade, ampla largura de banda e menor consumo energético, com dissipação térmica via arquitetura sem passagem pela camada de fiação.
A comparação com a HBM mostra vantagens potenciais em densidade de dados e gestão térmica. A HBM enfrenta gargalos de calor e consumo em escalas maiores, problema que a ZAM busca mitigar com o design 3D e o uso do substrato único.
O cenário atual aponta a competição com a memória HBM4E, que deve chegar ao mercado em 2027. A ZAM promete dobrar a largura de banda do HBM4, mirando cargas de IA generativa e aplicações avançadas.
O empacotamento 3.5D é o caminho adotado para consolidar o design tridimensional da ZAM. A solução integra memória, controlador e interfaces em um único substrato, com apoio de fotônica de silício e entradas/saídas legadas.
Marcos de desenvolvimento incluem a apresentação de detalhes técnicos no VLSI Symposium 2026, com a participação da Intel e da SAIMEMORY. A produção em escala está prevista para 2028 a 2030.
Fontes apontam que a demonstração no VLSI Symposium 2026 visa validar a arquitetura. A adoção comercial dependerá da utilidade em aceleradores e GPUs em ambientes de produção com grandes volumes de dados.
Entre na conversa da comunidade