Processador espacial de próxima geração da NASA passa por testes

Testes do processador de alto desempenho para exploração espacial, desenvolvido pela NASA e pela JPL, começaram em fevereiro e vão durar vários meses.
O chip é um system-on-a-chip (SoC) resistente à radiação, projetado para entregar até cem vezes mais capacidade computacional que os computadores espaciais atuais.
Os ensaios simulam radiação, temperaturas extremas e choques, além de cenários de pouso para avaliar desempenho em dados de sensores de superfície.
Resultados iniciais são promissores, com indícios de operar a quinhentas vezes a performance dos chips resistentes usados hoje.
O processador é fabricado pela Microchip Technology e desenvolvido em parceria com a JPL, com amostras já disponibilizadas a parceiros da indústria aeroespacial.

NASA testa processador de próxima geração para exploração espacial

A NASA está avaliando um processador de alta performance para naves espaciais, desenvolvido para suportar ambientes extremos do espaço. O soC (system-on-a-chip) é feito para oferecer até 100 vezes a capacidade de computação de chips atuais usados em missões, mantendo robustez em radiação e temperaturas extremas.

O projeto High Performance Spaceflight Computing (HPSC) envolve a NASA, o JPL e a Microchip Technology. O teste em laboratório ocorre no JPL, na Califórnia, com fases de validação que simulam radiação, choques térmicos e cenários de pouso com sensores de alto consumo de energia.

A fase de testes começou em fevereiro e se estende por diversos meses. Os resultados iniciais indicam que o chip funciona conforme o esperado, operando com desempenho até 500 vezes superior aos chips resistentes atualmente empregados em voos espaciais.

Desempenho, testes e perspectivas

Jim Butler, gerente do projeto no JPL, destaca que os chips estão passando por radiação, térmica e avaliação funcional rigorosa, além de cenários de pouso realistas para dados de sensores. A meta é comprovar a viabilidade para uso em missões autônomas.

O processador é construído pela Microchip Technology e está sendo desenvolvido em parceria com o JPL. A ideia é permitir que naves reais processem dados localmente com IA, respondendo a situações em tempo real sem depender de comandos da Terra.

O componente, conhecido como SoC, reúne CPU, memória, redes, I/O e outras funções num único chip compacto. Uma vez certificado para voo, deve integrar hardware de várias plataformas da NASA, incluindo orbitadores, rovers e habitats humanos.

Pode haver adaptação comercial da tecnologia para setores fora do espaço, como aviação e indústria automotiva. O avanço visa acelerar descobertas científicas ao facilitar análise, armazenamento e transmissão de grandes volumes de dados de missões distantes.

As informações sobre o andamento dos testes foram divulgadas pela NASA e pelo JPL. Em caso de certificação, o processador poderá ampliar a autonomia de sistemas embarcados e promover novas capacidades de navegação, processamento e decisão em missões futuras.