IBM afirma caber quase 100 bilhões de transistores em um chip

IBM anunciou a arquitetura NanoStack, com quase 100 bilhões de transistores em um chip do tamanho de unha, atingindo o nó de 0,7 nm (7 angstroms).
A tecnologia é apresentada como a primeira a oferecer sub‑nanômetro, indo além das atualizações atuais de nanosheet, e já foi demonstrada em laboratório.
Segundo a empresa, os chips devem entregar até cinquenta por cento de desempenho a mesma potência ou até setenta por cento de redução de consumo para o mesmo desempenho.
A densidade de SRAM teve melhoria de cerca de quarenta por cento em relação à geração de 2 nm, o que pode beneficiar aceleradores de IA com maior memória on‑die.
A IBM planeja levar a NanoStack para produção comercial em até cinco anos, com foco inicial em parcerias existentes e uso genérico em CPUs, GPUs, SoCs móveis e matrizes de SRAM.

A IBM afirmou ter chegado a uma arquitetura de transístores sub-1 nanômetro capaz de acomodar quase 100 bilhões de transistores em um único chip. A demonstração usa a arquitetura NanoStack, apresentada como a primeira tecnologia de sub-1 nm baseada em uma combinação de transístores 3D. A novidade foi apresentada antes do VLSI 2026.

Segundo a IBM, o dispositivo de pesquisa mede 0,7 nm, conhecido como 7 angstrom, e consegue empilhar camadas de transistores para aumentar a densidade em relação ao seu chip de 2 nm. A promessa é de maior desempenho com menor consumo de energia em comparação aos nodos atuais, ampliando o potencial para cargas de IA.

Em comparação ao 2 nm, a IBM diz que a nova tecnologia pode entregar até 50% mais desempenho com a mesma potência, ou reduzir em até 70% o gasto energético para o mesmo desempenho. A empresa também aponta ganho de 40% na densidade de células SRAM, o que pode favorecer aceleradores de IA com maior memória on‑die.

Arquitetura NanoStack

A coreografia de NanoStack utiliza estruturas verticais com nanosheets empilhados, conectados de forma a permitir diferentes materiais de canal e dielétricos em cada nível. A abordagem facilita a introdução de novos materiais por camada, sem exigir qualificação de toda a pilha CMOS.

A IBM descreve a tecnologia como um modelo de transistores que pode evoluir ao longo de gerações, com perspectivas de andar entre 7 Å, 5 Å, 3 Å e possivelmente 1 Å. A empresa cita a colaboração com fornecedores de litografia de alto NA EUV e o desenvolvimento de materiais para padrões em nós ainda menores.

Para a aplicação prática, a IBM já envolve a linha de pesquisa com a produção de CPUs, GPUs, SoCs móveis e matrizes SRAM, mirando uso genérico. A meta é levar a NanoStack ao nível de produção em um nó sub-1 nm dentro de cerca de cinco anos, com a participação de foundries parceiras.