IBM apresentou uma nova arquitetura de chip que, segundo a empresa, permite reunir cerca de 100 bilhões de transistores em um chip do tamanho de uma unha. A tecnologia é descrita como equivalente a aproximadamente 0,7 nm, potencialmente o primeiro avanço abaixo de 1 nm já conhecido. A produção prática não deve ocorrer pelos próximos anos.
Em testes, o protótipo superou em 50% o desempenho do chip de 2 nm da própria IBM e consumiu cerca de 70% menos energia. A empresa já havia mostrado ganhos parecidos com o lançamento do chip de 2 nm em 2021, em que os testes apontaram saltos similares de desempenho e eficiência.
O novo design é apresentado como um marco no desenvolvimento de semicondutores, segundo Jay Gambetta, diretor da IBM Research. A arquitetura NanoStack não apenas reduz o tamanho dos transistores, mas redefine a forma de construir chips para oferecer mais potência e eficiência.
NanoStack e o conceito de blocos empilhados
Transistores são os blocos de construção dos chips que alimentam smartphones, consoles e notebooks. Também sustentam centros de dados que processam atividades diárias e a demanda por IA generativa.
A IBM propõe empilhar camadas de transistores para aumentar a densidade, explorando abordagens 3D além da redução horizontal. A ideia é manter o calor sob controle e preservar a capacidade de desligamento das camadas, evitando falhas.
Especialistas ressaltam que o desafio técnico envolve o gerenciamento de calor e o isolamento entre camadas, que pode comprometer o funcionamento se mal dimensionado. Ainda assim, a empresa afirma que a NanoStack representa um avanço ambicioso no setor.
Analistas destacam que a competição com Samsung e Intel segue acirrada, especialmente no campo 3D. A proposta da IBM é avaliável como um passo significativo rumo a chips com maior desempenho e eficiência energética, ainda que implique prazos longos para uso comercial.
Entre na conversa da comunidade